随着大数据时代来临，人们对消费性电子产品的需求更加广泛，在物联网、5g、人工智能与电动车等技术快速兴起下，机器人、无人车辆与无人机等产品也逐渐普及，这些应用的技术需求包含高速信息传输、感知外界环境，还需减少传输延迟，进而达到节省能源、降低风险等目标，以上皆需要非常快速且巨量的运算，使得先进半导体芯片的需求炙手可热。伴随这些技术的进步，芯片中晶体管的密度越来越高，但基于摩尔定律（moore's law）的超大规模整合晶体管的小型化放缓，如今需要在先进封装中进行突破，才能持续增加晶体管的密度。
根据市场研究公司the insight partners于 2022 年 2 月 15 日所提出的最新报告“advanced packaging market size， share， revenue， growth， global analysis and forecast to 2028”，由于封装技术的创新、元件的微小化和微机电系统（ microelectromechanical systems，mems）的普及，先进封装市场将以 8% 的复合年成长率提高，从2020年大约300亿美元到2028年达到550亿美元。2020年先进封装在半导体封装市场占有约 40% 的份额，预计到2030年时，将提高至60%以上（图1）。此外，预估在2021~2030年间，3d/2.5d ic、扇出封装（fan out）的复合年成长率分别约为22%和16%，是所有的先进封装技术中，需求量成长最快速的技术（图2）。
先进封装中晶体管密度的提升，主要由纯铜对接（cu-cu hybrid bonding）、微微焊点（microbump）技术来推动。前者设计用于接点间距10μm以下的高阶产品，可达到更高的晶体管密度，除cu-cu对接外还有au-au对接。该方法是通过平坦的纯金属相互扩散接合，制造门槛与难度较高，需要更佳的表面平整度及洁净度； 后者则是市面上更普遍的技术，主要用于中高阶产品，目前最先进的微焊点间距为40μm，随着热压接合（thermal compression bonding，tcb）技术进步、更先进的机台设计，也许在不久的将来，微焊点间距能缩减为20μm，甚至达到10μm，而微焊点的尺寸约为间距的50%，亦即微焊点可能达到焊锡尺寸10μm以下的次微米级焊点 （图3）。
图3：凸点间距与尺寸的微小化发展。
以先进封装中焊点为例，最大的球闸阵列（bga）直径约为760μm、中等尺寸覆晶封装的（c-4）焊点约为100μm、2.5d/3d ic技术中的微凸点（μ-bump）直径为10μm （图4）。与c-4焊点相比，微焊点的直径小了10倍，而体积则相差约1000倍，表面积/体积比的增加，让焊料与界面的反应加剧，使微观结构产生了巨大的差异。
图4：2.5d/3d ic 封装结构的横截面图。
在2.5d/3d ic中，多层的封装结构与更小尺寸的焊点意味着封装过程将经历多次的回焊（reflow），使介金属化合物（intermetallic compound，imc）快速成长，增进焊点中锡的消耗与imc的生成，随着焊点中imc的比例提升，晶粒的性质将显著影响焊点的物理性能。
在3d ic中，固液互扩散键合（solid-liquid interdiffusion bonding，slid）是一种很有前景的技术（图5），也可称作tlpb （transient liquid phase bonding），特点是在较低的熔点下进行接合，并产生高熔点之全imc焊点。而在3d ic的多层结构中往往须经历多次回焊，全imc焊点正好可避免焊料中残余的sn重新融化而影响芯片的对齐、堆叠。然而，产能是slid制程过去面临最大的问题，此技术往往需要进行数小时之久，因而限制其应用性与经济效益。
图5：slid键合示意图。
由图6可知，基于相同的制程参数，当焊点高度有所差异时，imc的成长情形也截然不同，随着焊点尺寸微小化，使得焊点中imc的成长速率更快。此外，透过控制制程中的温度梯度，影响cu原子在sn中的溶解度差异，所形成的浓度梯度，将加速热端的imc向冷端成长，进一步缩短制程时间、减少冷端基板的消耗。在未来更小尺寸的焊点中，可能仅需要数分钟即可完成slid键合制程，使得全 imc 焊点在实际应用中得以实现。
图6：不同焊点高度下的imc生长情形。
评估焊点可靠度时，微观结构中形成的空隙往往是人们最常关注的不利因素。在细间距的小尺寸微凸点（μ-bump）封装中，电镀为沉积焊料的制程之一，如图3中的cu-pillar bump，从cu-pillar bump本身到焊帽（solder cap）的成长，皆可由电镀的方式形成，然而，电镀会在焊料层中引入各种杂质，诸如镀浴中添加的表面平整剂、黏合剂、抑制剂或外来金属原子等，当更多的焊料被消耗（图5）， 将使不溶于imc的杂质浓度增加，并被推挤至晶粒边界，形成缺陷或孔洞。
在传统封装中，焊球表面的氧化物、残留的助焊剂也会产生类似的问题，但由于焊点中imc的比例较低，杂质浓度变化较小，不易造成有害的影响，而杂质造成缺陷的机率，会因焊点尺度的缩小、全 imc焊点的形成而提升，对可靠度有不利影响，例如因应力集中造成的机械强度弱化、电性下降等。
除了焊点微小化造成空隙，电镀过程中，空隙也受电镀参数与镀浴环境的共同影响而产生，如图9所示，仅添加peg与cl抑制剂的组别于p-h （高电流密度）与 p-l （低电流密度）下、制备cu镀层的焊点微观结构，当降低电流密度经回焊后，可获得完整、无空隙的微观结构。
图9：添加peg与cl抑制剂组别 – 在高低h/l电流密度下、镀制镀层回焊后之焊点微观结构。
额外添加促进剂a与b组别在相同电镀条件下之焊点微观结构（图10），促进剂b在电镀过程中，取代抑制剂peg吸附位点的能力较弱，且具有较高的杂质浓度而造成空隙。因此，透过调整电镀参数、电镀浴配方的开发，变得至关重要，如电流密度、抑制剂/促进剂的同时添加，以控制晶粒尺寸或是可能生成的空隙。
图10：添加促进剂a与b组别——在相同电流密度下镀制镀层回焊后之焊点微观结构。
透过调控电镀参数、添加抑制剂/促进剂，虽有助于制备出无空隙镀层，但在3d ic的领域，也必须权衡在焊点微小化过程中，添加剂可能造成的缺陷（因杂质浓度提升所导致），对于是否要简化镀浴配方以减少杂质来源，或电镀参数的掌控，可能为电镀制程在3d ic领域中的关键挑战。
电镀制程中所使用的添加剂并非总是带来害处，除了能影响回焊后空隙的形成，还可修饰镀层的表面形貌，显示其潜在的应用价值与灵活性。如图10所示，透过开发镀浴中添加剂、调整制程参数，可制备出具有特殊表面型貌的cu镀层，并应用于全imc焊点。圆顶型与金字塔型表面使焊点的剪切强度大幅提升，归功于特殊的cu表面结构的互锁效应（interlocking effect）、铆接（riveting），使得裂纹不易传递扩展。
由于更细的微焊点间距，焊点中的焊料体积更小，sn的迅速消耗与imc的大量形成，虽使tlpb的可实现性大幅提升，但也可能形成空隙影响可靠度。
除了工艺中的杂质影响，还有其他空隙形成的原因，如两种元素扩散速率不同所造成的kirkendallvoid，以常见的cu/sn接口层为例，cu会先与sn形成cu6sn5相，而cu6sn5相会进一步与cu形成cu3sn相。
在室温环境300k的情况下，cu原子在cu3sn相中的扩散速率，为原子sn在cu3sn相中扩散速率的17倍，如此巨大的扩散速率差异，使kirkendall l void出现于cu/cu3sn之接口处（图13），而随着热老化的进行，kirkendall void面积也会伴随增厚的cu3sn层而增加，此为各级封装长期以来的关键议题。
图15：cu与sn在cu3sn相中的扩散速率。
在3d ic中广泛被讨论的tlpb之全imc焊点，随着焊料尺寸微缩，imc成长速率增快会提升可制造性的优势，另一方面，回焊与热老化过程中的接口反应使imc过度成长，也会使接点中的孔隙增多，除了上述提及的kirkendall void，在热反应下发生的相转所带来体积变化（表1），体积收缩会引起内应力，随着imc的持续成长、 发生的第二次相转变（如cu6sn5相转变为cu3sn相），都有可能使内应力增加，进而引发裂纹与空隙，对可靠度造成不良影响。
表1：各反应下的体积变化率。
简而言之，imc的生成是双面刃，由于imc本质较硬脆，若取代sn可能使焊点机械性质强化，倘若过度成长则会引发许多可靠度问题。未来3d堆栈的需求会持续成长，tlpb的制程时间较过去缩短数倍，因尺度缩小使全imc焊点得以实现，然而在持续的热作用下，如何避免imc的过度成长引发的空隙，将会成为重要的议题。
图16：焊料和金属反应引起的体积收缩应力，（a） as-assembly、（b）反应进行时、（c）所有焊料消耗完毕。
imc快速生长的现象，在过去大尺寸c-4焊点不会发生，此为全imc焊点中特有的现象。当两侧的扇贝状cu6sn5 晶粒接触（图17），会迅速并成一个柱状晶粒，使晶粒粗化。
图17：（a） cu/sn/cu在260°c下回焊3分钟之sei、（b）cu6sn5之ebsd晶粒取向图（回焊3分钟）、（c）cu6sn5之ebsd晶粒取向图（回焊4分钟）。
一般而言，晶界能量取决于晶粒结晶方位差角（misorientaion），推测大角度晶界具有较高能量，扇贝型cu6sn5晶粒会发生极快速的晶粒生长，是由于液态焊料润湿（wetting）造成的大角度晶界，液态通道（liquid channel）为晶粒生长提供极快的动力学路径。若晶界是小角度倾斜型或扭转型，液态焊料将无法润湿，因此不会发生快速晶粒生长。
晶粒取向差异与晶粒尺寸也存在一定的关系，如图18的bga焊点，为添加ni的sac305焊球与osp cu基板的接口反应，图（b）中的蓝线、红线与黑线，分别表示大于65°、介于55~65°及小于 55°的晶界角度位错值，从图中可以观察到较低晶界角度位错区域，如红线与黑线区域，通常分布较密集，β tin 的晶粒也更细小，而形成如图17 （a）中的 interlace 结构。
图18：（a）四个选定的sac1205-0.1ni/osp cu焊点的ebsd晶粒取向图、（b） 相应sac1205-0.1ni/osp焊点的晶粒结晶方位差角图（misorientation）。
ni元素层添加于cu/sn接口间，为封装中常见的扩散阻障层，可降低cu-sn imc的成长速率。文献中也指出，ni可作为cu6sn5晶粒在sn当中的成核位点，促使晶粒细化，并提升焊点的机械性质。元素的添加可望应用于3d ic的tlpb焊点中，进行晶粒的细化、晶粒取向多元化等，以强化焊点可靠度。此外，（cu，ni）6sn5相较于（cu，ni）6sn5在（001）和（110）晶面上的性质更相近、且获得强化，并由于固溶强化而使晶粒本身硬度提升。
过去也有研究证实 zn 元素添加所造成的短程有序，可使晶粒细化、晶粒方向性多元化的效果。在tlpb焊点中，zn元素的添加会使cu6sn5晶粒形成interfold的微观结构，如图20 （d）所示，将优选取向（prefer orientation）的晶粒修饰为interfold的微观结构，有望能阻止裂纹传递路径，进而提升焊点的可靠度。
添加zn元素于基板有助于提升cu6sn5相稳定性，避免其转换为cu3sn相，以及伴随产生的kirkendall voids，如图21所示，基板添加zn在热老化后，几乎完全抑制cu3sn相与kirkendallvoids的增长，显示出cu6(sn,zn)5良好的热力学稳定性。
图21：sn/cu、sn/cu-15zn和sn/cu-30zn焊点的横截面图。（a）~（c）为热老化前； （d）~（f） 为150°c下，热老化80天后的截面图。
图22为ni/snacu/cu1-x-zn x的焊点微观结构横截面图，在cu基板添加zn，完全抑制两侧基板中的cu3sn相，虽然在这些研究中，焊点属于bga焊点的接口反应，良好的imc成长抑制能力与相稳定性符合tlpb微焊点需要预防imc过度成长之需求，在未来3d ic领域中存在其潜在应用价值。
图22：（a） ni/snagcu/cu、（b） ni/snacu/cu-15zn、（c） ni/snagcu/cu-30zn的接口微观结构。
在未来几年内，先进封装与3d ic的市场需求将持续快速成长，tlpb制程所制备的全imc微焊点受益于焊点尺寸微型化而得以实现。由于焊点熔点高，且能将sn完全消耗，可避免多次回焊后sn重新融化的对齐与堆叠问题。然而，tlpb所面临的关键性问题，包括imc的快速成长与过度成长，伴随了体积收缩、相变化与kirkendall effect所造成的空隙，以及电镀制程中所造成的杂质污染所致空隙等问题，都在微焊点完全被imc占据后一一浮现，所幸透过镀浴环境、电镀参数的调整，能显著改善电镀制程中可能带来的缺陷。
透过元素掺杂于金属基板，除了可望修饰imc的晶粒尺寸与取向，甚至可提升其热力学稳定性，在经受长时间的热老化时效下，避免相转变所引发的体积收缩或空隙，若将其应用于3d ic的微焊点中为适得其所，可望大幅提升微焊点在长时间下之可靠度。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
4m影院影视基地